Extracción de parámetros eléctricos de inversores CMOS de compuerta flotante

Barra lateral del artículo

PDF

Contenido principal del artículo

J E Molinar Solís
Universidad Autónoma del Estado de México
V H Ponce Ponce
IPN
R Z García Lozano
Universidad Autónoma del Estado de México
A Díaz Sanchez
Instituto Nacional de Astrofísica, Óptica y Electrónica INAOE
j M Rocha Pérez
Instituto Nacional de Astrofísica, Óptica y Electrónica INAOE

Resumen

En este trabajo se brinda una metodología precisa para la extracción del factor de ganancia g de la compuerta flotante en inversores CMOS, que constan de un interruptor para acceder temporalmente a la compuerta flotante. Con la metodología propuesta, el factor g y otras capacitancias parásitas acopladas a la compuerta flotante pueden ser extraídas. Estos parámetros son de mucha importancia, ya que juegan un papel importante en el desempeño de circuitos analógicos y de señal mixta. La comparación entre cálculos teóricos y simulaciones es hecha utilizando dos celdas de prueba fabricadas detecnología AMIABN de 1.2mm, a través de la organización MOSIS. Los parámetros extraídos pueden ser incorporados a macromodelos en PSpice para obtener simulaciones más precisas.

Detalles del artículo

Cómo citar
Molinar Solís, J. E., Ponce Ponce, V. H., García Lozano, R. Z., Díaz Sanchez, A., & Rocha Pérez, j M. (2010). Extracción de parámetros eléctricos de inversores CMOS de compuerta flotante. Ingeniería Investigación Y Tecnología, 11(003). Recuperado a partir de https://www.revistas.unam.mx/index.php/ingenieria/article/view/18569